DERWENT-ACC-NO:

2002-021294

DERWENT-WEEK:

200203

COPYRIGHT 2005 DERWENT INFORMATION LTD

TITLE:

Laminated type chip inductor used as choke coil, has

spiral coil conductor provided penetrating ceramic core

PATENT-ASSIGNEE: MURATA MFG CO LTD[MURA]

PRIORITY-DATA: 2000JP-0073623 (March 16, 2000)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE PAGES

PAGES MAIN-

IPC

JP 2001267129 A September 28, 2001 N/A 007 H01F

017/00

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO APPL-DATE JP2001267129A N/A 2000JP-0073623 March 16, 2000

INT-CL (IPC): B28B011/00, H01F017/00, H01F027/29, H01F037/00, H01F041/04

ABSTRACTED-PUB-NO: JP2001267129A

BASIC-ABSTRACT:

NOVELTY - A <u>ceramic substrate</u> (11) has a <u>ceramic core</u> (22) of high permeability on its center portion (14). A spiral coil conductor (24) is provided

penetrating the core.

DETAILED DESCRIPTION - An INDEPENDENT CLAIM is also included for chip inductor manufacturing method.

USE - Used as choke coil.

ADVANTAGE - Attains favorable direct current super position property. Reduces

influence of a magnetostriction and damage due to heat-shrinking during baking.

Achieves reduction in size.

DESCRIPTION OF DRAWING(S) - The figure shows a sectional view of chip inductor.

Ceramic substrate 11

Center portion 14

Ceramic core 22

Spiral coil conductor 24

CHOSEN-DRAWING: Dwg.2/14

TITLE-TERMS: LAMINATE TYPE CHIP INDUCTOR CHOKE COIL SPIRAL COIL CONDUCTOR

PENETRATE CERAMIC CORE

DERWENT-CLASS: P64 V02 X12

EPI-CODES: V02-F01; V02-F03B; V02-G01C; V02-G02B; V02-H01; X12-C01B; X12-C01C;

X12-C01D2; X12-C01F;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N2002-016671

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-267129 (P2001-267129A)

(43)公開日 平成13年9月28日(2001.9.28)


(51) Int.Cl.7		識別記号	F I				テーマユード(多考)		
H01F	17/00		H01F	17/00			С	4G055	
B 2 8 B	11/00			37/00			N	5 E 0 6 2	
H01F	27/29						J	5 E O 7 O	
	37/00			41/04			С		
	•		B 2 8 B	11/00			Z	•	
		審查請求	未請求 請求	項の数 5	OL	(全 7	頁)	最終頁に続く	
(21)出顧番号 (22)出顧日		特願2000-73623(P2000-73623) 平成12年3月16日(2000.3.16)	(71)出関人 000006231 株式会社村田製作所 京都府長岡京市天神二丁目26番10号 (72)発明者 坂田 啓二 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (74)代理人 100079577 弁理士 岡田 全啓 Fターム(参考) 4Q055 AA08 AC09 BA22 5E062 DD04 5E070 AA01 AB03 BA12 CB01 CB13						
				OL.			D111E		

(54) 【発明の名称】 チップインダクタおよびその製造方法

(57)【要約】

【課題】 磁歪の影響が少なく、電気特性が良好で、小型のチップインダクタを得る。

【解決手段】 チップインダクタ10は、セラミックからなる基体11を含む。基体11は第1の外装体12を含み、第1の外装体12上に、樹脂層16を挟んで中間体14を積層する。中間体14上に、樹脂層20を挟んで第2の外装体18を積層する。中間体14および第2の外装体18の中央部に、コア22を形成する。コア22を中心として、中間体14中に渦巻状のコイル導体24を形成する。基体11の端部に外部電極30を形成し、コイル導体24に接続する。外装体12,18およびコア22の材料として透磁率の高い材料を用い、中間体14の材料として非磁性体または透磁率の低い材料を用いる。



10

1

【特許請求の範囲】

【請求項1】 非磁性体または透磁率の低い複数のセラミック層からなる中間体、

前記中間体の前記セラミック層に形成されて互いに接続 されることによりコイルを形成する渦巻状のコイル導 体、

前記中間体の両側に形成される空隙部、

前記中間体の両側において前記空隙部を挟んで形成される透磁率の高いセラミック層からなる外装体、および前記中間体と一方の前記外装体の内側において渦巻状の前記コイル導体を貫通するように形成される透磁率の高いセラミックからなるコアを含む、チップインダクタ。

【請求項2】 非磁性体または透磁率の低い複数のセラミック層からなる中間体、

前記中間体の前記セラミック層に形成されて互いに接続 されることによりコイルを形成する渦巻状のコイル導 体、

前記中間体の両側に形成される樹脂層、

前記中間体の両側において前記樹脂層を挟んで形成される透磁率の高いセラミック層からなる外装体、および前記中間体と一方の前記外装体の内側において渦巻状の前記コイル導体を貫通するように形成される透磁率の高いセラミックからなるコアを含む、チップインダクタ。

【請求項3】 非磁性体または透磁率の低いセラミック 材料からなり、中央部に貫通孔が形成されるとともに前 記貫通孔を中心とした電極パターンが形成された中間体 用セラミックグリーンシートを準備する工程、

透磁率の高いセラミック材料からなる第1の外装体用セラミックグリーンシートを準備する工程、

透磁率の高いセラミック材料からなり中央部に貫通孔の 形成された第2の外装体用セラミックグリーンシートを 準備する工程、

焼成により消失または卑化するペーストを塗布した前記中間体用セラミックグリーンシートを介して複数の前記中間体用セラミックグリーンシートの両側に前記第1の外装体用セラミックグリーンシートを積層して積層体を形成する工程、

前記中間体用セラミックグリーンシートに形成された前記貫通孔および前記第2の外装体用セラミックグリーンシートに形成された前記貫通孔に透磁率の高い材料からなるスラリーを充填する工程、および前記積層体を焼成することにより燒結基体を形成するとともに前記ペースト塗布部に空隙部を形成する工程を含む、チップインダクタの製造方法。

【請求項4】 非磁性体または透磁率の低いセラミック 材料からなり、中央部に貫通孔が形成されるとともに前 記貫通孔を中心とした電極パターンが形成された中間体 用セラミックグリーンシートを準備する工程、

透磁率の高いセラミック材料からなる第1の外装体用セ 50

ラミックグリーンシートを準備する工程、

透磁率の高いセラミック材料からなり中央部に貫通孔の 形成された第2の外装体用セラミックグリーンシートを 準備する工程、

樹脂製のシートを介して複数の前記中間体用セラミック グリーンシートの両側に前記第1の外装体用セラミック グリーンシートと前記第2の外装体用セラミックグリー ンシートを積層して積層体を形成する工程、

前記中間体用セラミックグリーンシートに形成された前 記貫通孔および前記第2の外装体用セラミックグリーン シートに形成された前記貫通孔に透磁率の高い材料から なるスラリーを充填する工程、および前記積層体を焼成 することにより焼結基体を形成するとともに前記樹脂製 のシートを焼いて空隙部を形成する工程を含む、チップ インダクタの製造方法。

【請求項5】 さらに、前記空隙部に樹脂を充填する工程を含む、請求項3または請求項4に記載のチップイングクタの製造方法。

【発明の詳細な説明】

20 [0001]

【発明の属する技術分野】この発明はチップインダクタ およびその製造方法に関し、特にたとえば、チョークコ イルなどとして用いられる積層型のチップインダクタに 関する。

[0002]

【従来の技術】従来のチップインダクタとしては、たとえば図12に示すように、積層型のチップインダクタ1がある。このチップインダクタ1は、磁性体セラミックからなる基体2を含み、その内部にコイル導体3が形成されている。そして、基体2の対向側面に、コイル導体3に接続された外部電極4が形成されている。このようなチップインダクタ1を作製するには、複数のセラミックグリーンシートにコイル状の電極パターンを形成して積層圧着し、焼成することにより内部にコイル導体3を有する基体2が得られる。そして、基体2の側面に電極用ペーストを塗布して焼き付けることにより、外部電極4が形成される。

【0003】また、図13に示すように、巻線型のチップインダクタ5もある。このチップインダクタ5は、金型でセラミック材料を成形し、焼成して得られたコア6に、導線7を巻回したものである。そして、コア6の底面に、導線7に接続した外部電極8が形成されている。【0004】

【発明が解決しようとする課題】チップインダクタは小型化および低価格化が進んでおり、その点では積層型のチップインダクタが有利であるが、基体がコイル導体と磁性体セラミックを積層一体化し、同時焼成しており、コイル導体と磁性体が密着しているため、磁歪が大きく、インダクタンスの取得効率が悪い。また、積層型のチップインダクタでは、閉磁路構造であるため、図14

に示すように、直流電流を印加したときのインダクタン ス低下が大きい(直流重畳特性が悪い)という欠点もあ る。

【0005】また、巻線型のチップインダクタでは、焼 成して得られたコアに導線を巻回しているため、コアの 自由度が高いため、磁歪が小さく、インダクタンス取得 効率がよい。また、閉磁路構造であるため、直流重畳特 性がよく、電気特性に優れているが、積層型のように一 体成形ではないため、サイズやコスト面で不利となる。 【0006】それゆえに、この発明の主たる目的は、磁 10 歪の影響が少なく、電気特性が良好で、小型のチップイ ンダクタを提供することであり、また、このようなチッ プインダクタを得るための製造方法を提供することであ る。

[0007]

【課題を解決するための手段】この発明は、非磁性体ま たは透磁率の低い複数のセラミック層からなる中間体 と、中間体のセラミック層に形成されて互いに接続され ることによりコイルを形成する渦巻状のコイル導体と、 中間体の両側に形成される空隙部と、中間体の両側にお いて空隙部を挟んで形成される透磁率の高いセラミック 層からなる外装体と、中間体と一方の外装体の内側にお いて渦巻状のコイル導体を貫通するように形成される透 磁率の高いセラミックからなるコアとを含む、チップイ ンダクタである。また、この発明は、非磁性体または透 磁率の低い複数のセラミック層からなる中間体と、中間 体のセラミック層に形成されて互いに接続されることに よりコイルを形成する渦巻状のコイル導体と、中間体の 両側に形成される樹脂層と、中間体の両側において樹脂 層を挟んで形成される透磁率の高いセラミック層からな 30 る外装体と、中間体と一方の外装体の内側において渦巻 状のコイル導体を貫通するように形成される透磁率の高 いセラミックからなるコアとを含む、チップインダクタ である。また、この発明は、非磁性体または透磁率の低 いセラミック材料からなり、中央部に貫通孔が形成され るとともに貫通孔を中心とした電極パターンが形成され た中間体用セラミックグリーンシートを準備する工程 と、透磁率の高いセラミック材料からなる第1の外装体 用セラミックグリーンシートを準備する工程と、透磁率 の高いセラミック材料からなり中央部に貫通孔の形成さ れた第2の外装体用セラミックグリーンシートを準備す る工程と、焼成により消失または卑化するペーストを塗 布した中間体用セラミックグリーンシートを介して複数 の中間体用セラミックグリーンシートの両側に第1の外 装体用セラミックグリーンシートと第2の外装体用セラ ミックグリーンシートを積層して積層体を形成する工程 と、中間体用セラミックグリーンートに形成された貫通 孔および第2の外装体用セラミックグリーンシートに形 成された貫通孔に透磁率の高い材料からなるスラリーを 充填する工程と、積層体を焼成することにより焼結基体

を形成するとともにペースト塗布部に空隙を形成する工 程とを含む、チップインダクタの製造方法である。ま た、この発明は、非磁性体または透磁率の低いセラミッ ク材料からなり、中央部に貫通孔が形成されるとともに 貫通孔を中心とした電極パターンが形成された中間体用 セラミックグリーンシートを準備する工程と、透磁率の 高いセラミック材料からなる第1の外装体用セラミック グリーンシートを準備する工程と、透磁率の高いセラミ ック材料からなり中央部に貫通孔の形成された第2の外 装体用セラミックグリーンシートを準備する工程と、樹 脂製のシートを介して複数の中間体用セラミックグリー ンシートの両側に第1の外装体用セラミックグリーンシ ートと第2の外装体用セラミックグリーンシートを積層 して積層体を形成する工程と、中間体用セラミックグリ ーンートに形成された貫通孔および第2の外装体用セラ ミックグリーンシートに形成された貫通孔に透磁率の高 い材料からなるスラリーを充填する工程と、積層体を焼 成することにより燒結基体を形成するとともに樹脂製の シートを焼いて空隙を形成する工程とを含む、チップイ ンダクタの製造方法である。これらの製造方法におい て、さらに、空隙部に樹脂を充填する工程を含めること ができる。

【0008】中間体を非磁性体または透磁率の低い材料 で形成し、外装体およびコアに透磁率の高い材料で形成 することにより、中間体の磁歪が少なく、インダクタン ス取得効率がよく、直流重畳特性のよいチップインダク タとすることができる。 また、中間体と外装体との間に 空隙部や樹脂層を形成することにより、外装部やコアの 磁歪による影響を緩和することができる。また、中間体 や外装体をセラミックグリーンシートを積層して形成す ることにより、一体成形が可能であり、チップインダク **夕の小型化および低コスト化を図ることができる。ここ** で、中間体用セラミックグリーンシートの両側に、焼成 することにより消失したり卑化するペーストを塗布した 中間体用セラミックグリーンシートまたは樹脂性のシー トを配置することにより、焼成時にこれらが消失または 卑化して空隙部が形成される。それにより、焼成時にお ける外装体部分と中間体部分の間の収縮差を吸収するこ とができる。また、このような空隙部が形成され、また はこの空隙部に樹脂が充填されることにより、コイル導 体部における外装体やコアの磁歪の影響の少ないチップ インダクタを得ることができる。

【0009】この発明の上述の目的、その他の目的、特 徴および利点は、図面を参照して行う以下の発明の実施 の形態の詳細な説明から一層明らかとなろう。

[0010]

【発明の実施の形態】図1はこの発明のチップインダク タの一例を示す斜視図であり、図2はその断面図解図で ある。チップインダクタ10はセラミックからなる基体 11を含み、基体11は第1の外装体12を含む。第1

50

の外装体12は、透磁率の高いセラミック層の積層体で 形成される。第1の外装体12上には、中間体14が形 成される。中間体14は、非磁性体または透磁率の低い セラミック層の積層体で形成される。これらの第1の外 装体12および中間体14の間には、樹脂層16が形成 される。

【0011】さらに、中間体14上には、第2の外装体 18が形成される。第2の外装体18は、透磁率の高い セラミック層の積層体で形成される。これらの中間体1 4および第2の外装体18の間には、樹脂層20が形成 される。第2の外装体18および中間体14の中央部に は、コア22が形成される。コア22は、透磁率の高い セラミックで形成される。また、中間体14の内部に は、コア22を中心として渦巻状のコイル導体24が形 成される。コイル導体24は、図3に示すように、中間 体14を構成する複数のセラミック層26上に形成され る。これらのコイル導体24は、各セラミック層26上 において、コア22を中心としたコ字状に形成される。 そして、隣接するセラミック層26に形成されたコイル 導体24は、セラミック層26に形成されたスルーホー ル28を介して電気的に接続される。第1の外装体1 2、中間体14および第2の外装体18の対向する端面 には、外部電極30が形成される。これらの外部電極3 0は、コイル導体24の引き出された端部に接続され る。

【0012】このようなチップインダクタ10を作製す るには、図4に示すように、第1の外装体用セラミック グリーンシート40、中間体用セラミックグリーンシー ト42および第2の外装体用セラミックグリーンシート 44が準備される。なお、中間体用セラミックグリーン 30 シート42および第2の外装体用セラミックグリーンシ ート44の中央部には、貫通孔46が形成される。そし て、複数の第1の外装体用セラミックグリーンシート4 0上に、たとえばポリエステルやポリエチレンテレフタ レートなどの樹脂製シート48が積層される。この樹脂 製シート48上に、複数の中間体用セラミックグリーン シート42が積層される。これらの中間体用セラミック グリーンシート42上には、貫通孔46を中心として、 コ字状の電極パターン50が形成されている。電極パタ ーン50は、たとえば電極ペーストを印刷することによ って形成される。これらの電極パターン50の一端には スルーホール52が形成され、このスルーホール52を 介して隣接する中間体用セラミックグリーンシート42 - に形成された電極パターン50に接続される。

【0013】中間体用セラミックグリーンシート42上には、樹脂製シート48が積層され、その上に第2の外装体用セラミックグリーンシート44が積層される。これらの第1の外装体用セラミックグリーンート40、中間体用セラミックグリーンシート42、第2の外装体用セラミックグリーンシート44および樹脂製シート48

が圧着され、図5に示すように、中央部に窪み54を有する積層体56が形成される。そして、図6に示すように、窪み54にスラリー58が充填される。スラリー58は、たとえばフェライト粉末とバインダとを混合したものである。スラリー58は、たとえばディスペンサ塗布や印刷などの方法により充填され、上面をスキージなどでならして成形される。

6

【0014】成形したのち、スラリー58を乾燥させ、積層体56を焼成することによって焼結基体11が得られる。この基体11の対向端面に電極ペーストが塗布され、焼き付けることによって、外部電極30が形成される。積層体56を焼成することによって、各セラミックグリーンシート40、42、44は第1の外装体12、中間体14、第2の外装体18となり、電極パターン50はコイル導体24となり、スラリー58はコア22となる。また、樹脂製シート48は焼成によって消失し、この部分に空洞部が形成される。この空洞部に樹脂を含浸させることにより、樹脂層20が形成される。

【0015】このチップインダクタ10では、セラミックグリーンシートを積層することによって一体成形が可能であり、小型化および低コスト化を図ることができる。また、このチップインダクタ10では、中間体14に非磁性体を用いることにより、中間体14内部に磁路がほとんど形成されず、第1の外装体12、第2の外装体18およびコア22で磁路が形成されるため、磁路が短くならず、直流重畳特性を良好にすることができる。さらに、中間体14として、非磁性体を用いることにより、この部分の磁歪を抑えることができ、インダクタンス取得効率を改善することができる。

【0016】また、中間体14として、透磁率の低い材 料を用いてもよい。たとえば、外装体12,18および コア22の材料として比透磁率μァ=1000程度のも のが使用されたとき、中間体14の材料として比透磁率 μr = 6程度のものが使用される。中間体14として非 磁性体を用いた場合、図7に示すように、中間体14の 外側部分において磁束の漏れが大きくなり、直流重畳特 性はよくなるものの、インダクタンスの低下や直流抵抗 の増加を招くことにもなる。しかしながら、透磁率の低 い材料を用いることにより、図8に示すように、中間体 14部分での磁束の漏れが少なくなり、直流重畳特性を 大きく低下させることなく、非磁性体を用いた場合に比 べてインダクタンスおよび直流抵抗の低減が可能とな る。また、外装体12,18、コア22および中間体1 4部分に使用される材料が異なるため、これらの透磁率 を変えることにより、直流重畳特性や直流抵抗を調整す ることができ、所望の特性を有するチップインダクタを 得ることができる。

【0017】さらに、このチップインダクタ10では、中間体14と外装体12,18との間に樹脂層16,2 0が形成されているため、コイル導体26の周辺部にお ける外装体12、18やコア22の磁歪による影響を緩 和することができる。なお、この樹脂層16、20部分 は、必ずしも形成する必要はなく、セラミックグリーン シートに挟まれた樹脂製シート48が焼成により消失し て形成された空隙部のままであってもよい。この場合で も、磁歪による影響を緩和することができる。

【0018】上述の製造方法においては、積層体56を 焼成することにより空隙部を形成するために、樹脂製シ ート48を用いたが、樹脂製シートのかわりに、焼成に よって消失または卑化する材料を塗布した中間体用セラ ミックグリーンシート42を用いてもよい。このような 材料としては、たとえばカーボンなどの有機ペーストが 用いられる。このような材料を用いることにより、焼成 時に有機ペーストが消失または卑化し、その部分に空隙 部が形成されるため、樹脂製シートを用いた場合と同様 の効果を得ることができる。また、焼成により消失また は卑化する材料を塗布した中間体用セラミックグリーン シートや樹脂製シートなどを用いることにより、この部 分において、焼成時における外装体部分と中間体部分の 間の収縮差を吸収することができる。したがって、焼成 時におけるチップインダクタ10の破損を少なくするこ とができる。

【0019】また、図9に示すように、コイル導体24 の巻数が少なく、電極パターン50の数が少ない場合、 電極パターン50の形成された中間体用セラミックグリ ーンシート42の両側に、電極パターンの形成されてい ない中間体用セラミックグリーンシート42を積層する ことができる。このように、電極パターンの形成されて いない中間体用セラミックグリーンシート42を用いる ことにより、コイル導体24の巻数に関係なく、中間体 30 14の厚みを一定にすることができる。

【0020】従来の透磁率の高い材料で形成されたチッ プインダクタ1では、コイル導体3の巻数が少ないと、 図10に示すように、磁路の長さが短くなって、直流重 畳特性が低下する。それに対して、このチップインダク タ10では、コイル導体24の巻数に関係なく、中間体 14の厚みを一定にすることができるため、コア22の 長さも一定にすることができ、図11に示すように、磁 路の長さが短くならず、直流重畳特性の低下を防ぐこと ができる。このような構造を採用することにより、コイ ル導体24の巻数に関係なく、安定した特性を得ること ができる。

[0021]

【発明の効果】この発明によれば、磁歪の影響が少な く、インダクタンス取得効率が良好で、直流重畳特性の 良好な小型のチップインダクタを得ることができる。し かも、製造が容易であり、焼成時の熱収縮によるチップ インダクタの破損を少なくすることができる。

【図面の簡単な説明】

【図1】この発明のチップインダクタの一例を示す斜視 50 56 積層体

図である。

【図2】図1に示すチップインダクタの断面図解図であ

8

【図3】図1および図2に示すチップインダクタの外装 体および中間体を示す分解斜視図である。

【図4】図1に示すチップインダクタを製造するための 一工程を示す分解斜視図である。

【図5】図4に示す各セラミックグリーンシートを積層 した状態を示す断面図解図である。

【図6】図5に示す積層体にスラリーを充填した状態を 示す断面図解図である。

【図7】中間体として非磁性体材料を用いた場合の磁路 を示す図解図である。

【図8】中間体として透磁率の低い材料を用いた場合の 磁路を示す図解図である。

【図9】コイル導体の巻数の少ないチップインダクタを 製造するための一工程を示す分解斜視図である。

【図10】コイル導体の巻数が少ないチップインダクタ について、中間体として透磁率の高い材料を用いた従来 のチップインダクタの磁路を示す図解図である。

【図11】図9に示すチップインダクタの磁路を示す図 解図である。

【図12】従来の積層型のチップインダクタの一例を示 す断面図解図である。

【図13】従来の巻線型のチップインダクタの一例を示 す断面図解図である。

【図14】従来の積層型および巻線型のチップインダク タの直流重畳特性を示すグラフである。

【符号の説明】

- 10 チップインダクタ
 - 11 基体
 - 12 第1の外装体
 - 14 中間体
 - 16 樹脂層
 - 18 第2の外装体
 - 20 樹脂層:
 - 22 37
 - 24 コイル導体
- 26 セラミック層 28 スルーホール
- 30 外部電極
 - 40 第1の外装体用セラミックグリーンシート
 - 42 中間体用セラミックグリーンシート
 - 44 第2の外装体用セラミックグリーンシート
 - 46 貫通孔
 - 48 樹脂製シート
 - 50 電極パターン
 - 52 スルーホール
 - 54 窪み

【図11】 【図9】 【図13】 <u>10</u> <u>5</u> 24 【図14】

フロントページの続き

(51)Int.Cl.⁷
HO1F 41/04

インダクタンス

識別記号

FI HO1F 15/10 テーマコード(参考)

C